17LPV lleva FinFET a 28 nm

A pesar de que la mayoría de las discusiones sobre la fabricación de chips se centran en el lado líder, rápido y complejo de la industria, la demanda de tecnologías de proceso "antiguas" también es más alta que nunca, pero también mucho mayor en volumen que las más nuevas y más grandes. Estos procesos heredados forman la columna vertebral de la mayoría de la electrónica moderna. Como resultado, a menudo es una situación beneficiosa para los fabricantes y diseñadores de chips ofrecer tecnología equivalente a un menor costo / rendimiento. Con este fin, Samsung anuncia un nuevo nodo de proceso de 17 nm diseñado para clientes que todavía usan un proceso planar de 28 nm pero quieren aprovechar la tecnología FinFET de 14 nm.

En el diseño de procesador moderno, un nodo de proceso de fabricación contiene una serie de reglas de diseño. Para diseñar un chip en este nodo, debe seguir estas reglas de diseño. Por lo general, estas reglas tienen límites absolutos para el peor de los casos, pero si el diseñador de chips puede usar las limitaciones para optimizar su producto, entonces es beneficioso saber exactamente qué se puede y qué no se puede hacer. Como resultado, un proceso como el proceso de 28 nm de Samsung que usa transistores planos tendrá un conjunto de reglas de diseño que son diferentes a las del modelo de 14 nm de Samsung que usa transistores 3D FinFET. Las reglas de diseño también tienen en cuenta dónde colocar la energía, la conectividad y toda la pila de metal, desde los transistores hasta las almohadillas de contacto para el empaque.

En la manufactura, hay dos o tres segmentos principales a considerar en un nivel alto. En el Front-End-Of-Line (FEOL) comienza la producción de los circuitos y el diseño de los transistores. Cuando hablamos de tecnologías de vanguardia, la sección FEOL se aplica inherentemente, ya que necesitamos herramientas cada vez mejores para hacer detalles cada vez más pequeños en silicio para obtener los mejores transistores. Una vez que el FEOL ha hecho una serie de capas con los transistores, la oblea se mueve al Back-End-Of-Line (BEOL) para el resto del circuito; el BEOL se encarga de colocar los cables de conexión, la energía y todo de las conexiones auxiliares. Según BEOL, los chips se prueban, se trituran (en cubos) y luego se empaquetan.

A veces, el término medio de línea o medio final de línea (MEOL) se utiliza para chips con vías de silicio directo (TSV) que están diseñados para apilamiento de varios chips.

En un nivel holístico, FEOL y BEOL de cada nodo de proceso, por ejemplo, 28 nm, tienen una versión de 28 nm de las reglas de diseño para estos dos segmentos. A veces, los fabricantes combinan un conjunto de reglas de diseño para FEOL con otro para BEOL para producir una nueva línea de productos con algunas de las características de ambos. Samsung está haciendo precisamente eso con su nuevo proceso 17nm / 17LPV (Low Power Value) anunciado hoy en el Samsung Foundry Forum.

17LPV combina el FEOL de 14 nm, efectivamente los transistores FinFET de 14 nm, con un BEOL de 28 nm para la conectividad. Esto significa que los clientes pueden aprovechar los beneficios de rendimiento / rendimiento de los diseños FinFET a un costo adicional, sin el costo adicional de un BEOL más denso. En última instancia, es probable que el tamaño del chip siga determinado por el nodo BEOL más grande, pero los transistores de menor potencia parecen estar en demanda. Samsung afirma que 17LPV logrará una reducción del 43% en el área del chip, un 39% más de rendimiento o un 49% más de eficiencia energética en comparación con un proceso tradicional de 28 nm.

La primera aplicación para 17LPV estará en procesadores de señal de imagen de cámara como parte de la cartera de sensores de imagen CMOS de Samsung. Estos chips no necesariamente requieren densidad, lo que hace que 17LPV sea una buena solución, pero el rendimiento y el costo optimizados beneficiarán a una tecnología especializada en apilamiento. Además, Samsung está integrando 17LPV en su oferta de alto voltaje y apuntando a controladores de pantalla / DDIC que requieren soporte de alto voltaje en el back-end combinado con mejoras lógicas.

Más allá de 17LPV, Samsung Foundry está desarrollando un 14LPU (creemos que todavía es 28nm BEOL + 14nm FEOL) o Low Power Ultimate para usar con MRAM y microcontroladores integrados.

Las escalas de tiempo exactas para este nuevo nodo no se han anunciado en ese momento, aunque los representantes de Samsung Foundry han descrito el nodo como parte de un "cambio de paradigma" dentro de la empresa cuando se trata de desarrollar nuevas soluciones de procesos especiales para estos mercados.

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir