Intel cambia a Chiplets: 'Cliente 2.0' para 7nm

Uno de los elementos más esotéricos del Día de la Arquitectura Intel 2020 llegó cerca del final cuando Intel pasó unos minutos discutiendo cuál cree que es el futuro de algunos de sus productos. Brijesh Tripathi, vicepresidente y director de tecnología del Client Computing Group de Intel, presentó una visión para el futuro de los productos de sus clientes en el período futuro de 2024+. En el corazón del proceso de fabricación de Intel sobre 7 estaba el objetivo de habilitar el "Cliente 2.0", una nueva forma de ofrecer y habilitar experiencias inmersivas a través de una estrategia optimizada para el desarrollo de silicio.

Los chiplets no son nuevos, especialmente con los lanzamientos recientes de los competidores de Intel. Cuando pasamos al desarrollo de nodos de proceso más complejos, la era de los chips permite un tiempo de comercialización más rápido, así como mejores tasas de almacenamiento y rendimiento para un producto determinado. La clave es permitir cómo encajan estos chiplets y en qué puntos tiene sentido mezclar y combinar los relevantes. Intel ya habló de ello en un contexto más general en su Día de Tecnología y Fabricación 2017, como se muestra en la imagen del carrusel de arriba.

El objetivo aquí es mezclar y combinar qué nodos de proceso funcionan mejor para diferentes partes del chip. Intel parece dispuesto a hacer realidad esta visión con su plataforma de 7 nm. En el Día de la Arquitectura 2020, Brijesh Tripathi mostró esta diapositiva:

A la izquierda hay un diseño de chip típico: monolítico con todo lo que necesita. Los productos de gama alta de Intel tardan de tres a cuatro años en desarrollarse, y tanto Intel como, más tarde, los socios de Intel, encuentran defectos en el silicio porque pueden aumentar el silicio a tiempo en varios órdenes de magnitud.

En el medio hay un diseño de chiplet básico, similar a la película de 2017, en el que las diversas funciones del sello se dividen en módulos separados. Suponiendo una conexión consistente, hay cierta reutilización de los elementos de silicio, como B. AMD usa los mismos chips de computadora central en cliente y servidor. Para algunas empresas de semiconductores (distintas de Intel) estamos aquí.

Intel ve su futuro a la derecha. En lugar de tener un número de chiplets de un solo dígito en un producto, se presenta un mundo en el que cada IP se puede dividir en múltiples chiplets para que los productos se puedan crear con diferentes configuraciones para el mercado. En este caso, un chiplet puede ser una conexión PCIe 4.0 x16. Si el producto necesita más, simplemente se agregan más de estos chiplets. Lo mismo se aplica a los canales de almacenamiento, núcleos, aceleradores de medios, aceleradores de IA, motores de trazado de rayos, aceleradores de cifrado, gráficos o incluso hasta SRAM y bloques de almacenamiento en caché. La idea es que cada IP se pueda dividir y luego escalar. Esto significa que los chiplets son pequeños, se pueden construir con relativa rapidez y los insectos deben eliminarse muy rápidamente.

En este diagrama, observamos la visión a largo plazo de Intel para el cliente: un intercalador básico con una memoria en el paquete (algo así como un L3 o L4) que puede actuar como el caché SRAM principal para todo el chip y luego además de eso tenemos 24 chiplets diferentes. Los chiplets pueden ser gráficos, núcleos, inteligencia artificial, medios, E / S o cualquier otra cosa, pero se pueden mezclar y combinar según sea necesario. Un creador de contenido puede querer un equilibrio entre una buena aceleración de gráficos y potencia de procesamiento, mientras que un jugador puede querer concentrarse solo en los gráficos. Un cliente corporativo o una estación de trabajo pueden necesitar menos gráficos y más para computadoras e IA, mientras que una versión móvil del chip invertirá mucho en E / S.

Como siempre, existe una compensación entre el tamaño de los chips y la complejidad del ensamblaje real en una matriz de múltiples chips. Cualquier comunicación entre chiplets cuesta más energía que una interpretación monolítica y generalmente ofrece una mayor latencia. La térmica también debe gestionarse, por lo que estos chips a veces están limitados por las propiedades térmicas disponibles. Los arreglos de múltiples matrices también crean un dolor de cabeza para los dispositivos móviles donde la altura Z es crítica. Sin embargo, los beneficios de utilizar el proceso correcto en el momento adecuado para el producto correcto son excelentes, ya que proporciona rendimiento y rendimiento al mejor costo posible. También existe la opción de contribuir 3aprox. Party IP rápidamente cuando algo sorprendente aparece en escena.

El único inconveniente de esto es que Intel no habló mucho sobre el pegamento que lo mantiene todo unido. Las estrategias de chiplet se basan en complejos protocolos de interconexión personalizados u otros protocolos de interconexión de alta velocidad. Actualmente, la conectividad die-to-die de Intel se usa simplemente como protocolos de almacenamiento o como extensiones de tejido FPGA; las grandes para CPU de servidor como UPI no están necesariamente a la altura de la tarea. CXL podría ser el futuro aquí, pero el CXL actual se basa en PCIe, lo que significa un controlador CXL / PCIe complejo para cada chiplet que probablemente se convierta rápidamente en un consumidor de rendimiento.

Intel ha declarado que están inventando nuevas tecnologías de empaque y nuevos niveles de conectividad para actuar entre el silicio. Actualmente no hay divulgación de los registros. Sin embargo, Intel admite que para llegar a ese nivel tiene que ir más allá de lo que tiene hoy la empresa, y eso requiere la creación de estándares e innovación en esta área. El objetivo es crear y apoyar estándares, y en la primera encarnación habrá algo de estandarización incorporada. Intel afirma que este es un método de desagregación extrema y que no todo lo que está conectado debe tener un ancho de banda alto (como USB). o una conexión coherente: Intel apunta a incluir un puñado de protocolos en todo el espectro.

También existe el mercado de desarrolladores que se puede utilizar para una implementación más homogénea de los recursos en un producto determinado. Sin una planificación cuidadosa y una codificación relevante, existe la posibilidad de que ciertas configuraciones de chiplet se caigan si, por ejemplo, el desarrollador espera una cierta proporción de potencia informática a gráficos. OneAPI no puede simplemente arreglar esto.

Todos estos son problemas que Intel debe abordar, aunque se necesitarán algunos años para que esto se materialice. Nos dijeron que el nombre interno es Cliente 2.0, aunque es probable que se agreguen más detalles de marketing a medida que Intel habla de ello con más detalle.

Lectura relacionada

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir