Las primeras muestras ofrecen más de 42 TFLOP con rendimiento FP32

Una de las promesas que hizo Intel con su nuevo X.mi La familia de GPU en sus diversas formas ofrece usos que van desde gráficos integrados hasta modelos computacionales de alto rendimiento necesarios para supercomputadoras superdensas. Esto significa soporte para los tipos de cálculos asociados con gráficos simples, gráficos complejos, trazado de rayos, inferencia de IA, entrenamiento de IA y cálculo para modelado molecular, petróleo y gas, reactores nucleares, misiles, misiles nucleares y todas las demás preguntas importantes. donde más potencia informática ofrece más funciones. La X está justo en la parte superior de la gama Intel.mi-Arquitectura HP que ofrece GPU de alto rendimiento para implementaciones empresariales y de servidor estándar.

En las últimas semanas, Intel ha estado ofreciendo algunos de los primeros detalles técnicos de X.mi-HP después de que Raja Koduri lo publicara en sus perfiles de redes sociales. Sabemos que es una arquitectura modular con diferentes conjuntos de chips conectados entre sí mediante la tecnología Embedded Multi-Die Interconnect Bridge de Intel. Según la información proporcionada en el Día de la Arquitectura Intel, también sabemos que se supone que se basará en el proceso de fabricación SuperFin mejorado de 10 nm de Intel (10ESF, antes 10 ++, antes 10 +++) que creemos que será El proceso tendrá lugar a finales de 2021. Raja Koduri prometió durante la presentación del Día de la Arquitectura que X.mi-HP (y X.mi-HPG) estará disponible en 2021.

Intel declaró que el diseño modular de Xe-HP se puede escalar de uno a cuatro mosaicos y que el concepto de Xe-HP era escalar todo, p. Ej. B. unidades de ejecución, frecuencia, ancho de banda, IPC y funciones matemáticas. Suponemos que cada mosaico también tiene acceso directo a la memoria en el chip, lo que realmente se suma a todos los aspectos de un chip, aunque no se ha confirmado cómo se asigna el HBM2E del chip. El punto del producto es que está diseñado para el centro de datos, por lo que debe haber una combinación de cálculo de medios y cálculo de datos sin procesar que cubra todos los tipos de casos de uso.

Como parte de la demostración durante el Día de la Arquitectura, Intel también mostró que se llevaron a cabo algunos puntos de referencia para el silicio temprano en los laboratorios. Por silicio temprano, queremos decir que estos no se ejecutarán en las frecuencias finales, este no es el firmware final, y la pila de software tiene un largo camino por recorrer, por lo que indudablemente hay optimizaciones en todos los niveles.

Inicialmente, Intel demostró que un solo mosaico de X.mi-HP puede transcodificar no solo un video 4K60 en tiempo real, puede transcodificar diez. En la demostración, tenían la salida FFmpeg, que mostró que la demostración convirtió cada video de un total de 5332 kb / sa un promedio de 3000 kb / s (6000 kb / s máximo).

Para el cálculo, Intel ofreció los siguientes KPI, que se informaron como los mejores GFLOP de matemáticas FP32 utilizando el punto de referencia CLPeak basado en OpenCL.

  • Una ficha: 10588 GFLOP (10,6 TF) de FP32
  • Dos fichas: 21161 GFLOP (21,2 TF) de FP32 (1,999x)
  • Cuatro fichas: 42277 GFLOP (42,3 TF) de FP32 (3.993x)

También obtenemos información adicional del video de X.mi-HP. Las pruebas se realizaron en Linux y en realidad todas en una versión del chip quad-tile, pero para operar en modo 1T / 2T / 4T. Debido a esto, cuando miramos el video, podemos ver que las tres versiones funcionan a 1300 MHz. La cadena utilizada para el chip también es "XeHP HD Graphics NEO".

El video también muestra que un solo mosaico tiene 512 'unidades de cálculo', mientras que el mosaico doble tiene 1024 unidades computacionales y el mosaico cuádruple tiene 2048 unidades computacionales. Y aunque Intel no ha aclarado oficialmente qué significan "unidades de procesamiento" en este contexto, los datos de rendimiento casi confirman que estas son las unidades de ejecución de Intel. Según los GFLOP especificados, la frecuencia de reloj especificada y los 8 tubos de la arquitectura Xe por unidad de ejecución con dos FMA, los datos de rendimiento de Intel corresponden a EU 512/1024/2048. Eso significaría que todos tendrían:

  • Un mosaico: 512 EU = 4096 ALU (+ 1024 ALU de matemáticas extendidas)
  • Dos mosaicos: 1024 EU = 8196 ALU (+ 2048 ALU de matemáticas extendidas)
  • Cuatro mosaicos: 2048 EU = 16384 ALU (+ 4096 ALU de matemáticas extendidas)

Esto supone que se mantiene la estructura de la unidad de ejecución de 8 + 2 de Xe-LP. Sabemos que HP admitirá nuevas instrucciones XMX para matemáticas matriciales, así como niveles de cuantificación relacionados con AI y FP64. La presentación de Hot Chips de Intel ha confirmado que se implementará como bloques físicos adicionales en la UE.

También hubo un disparo desde la parte posterior de una X.mi-HP están muriendo, que Raja también mostró durante su discurso de apertura de Hot Chips. Podemos jugar un juego en el que se cuentan los bolígrafos.


Intel X.mi-HP 4 tejas en la espalda

Intel asume que la potencia informática en su estrategia de múltiples mosaicos se escalará casi de forma lineal, al menos hasta 4T con CLPeak, un punto de referencia para medir el rendimiento informático máximo de una GPU. No hay nada que decir aquí sobre el escalado del ancho de banda de un mosaico a otro, o si esta estrategia de múltiples mosaicos y la disposición de mosaicos NUMA tienen un efecto sobre las matemáticas limitadas o dispersas de memoria: el objetivo de Intel era simplemente mostrar que el El hardware está funcionando y qué tipo de rendimiento máximo puede proporcionar. Tampoco hay información sobre el consumo de energía o el costo. En la presentación, sin embargo, Intel dice que el objetivo aquí es ofrecer el equivalente de un sistema de transcodificación a escala de rack en un solo chip con un costo total de propiedad de clase mundial mientras se mejora el rendimiento. por vatio por dólar.

X.mi-Se espera que HP esté disponible para el mercado empresarial en 2021.

Lectura relacionada

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir