Startup presenta memoria flash con 7 bits por celda y 10 años de retención

Una de las principales razones para aumentar la capacidad en la memoria de próxima generación ha sido aumentar la cantidad de bits que se pueden almacenar por celda. El simple salto de uno o dos bits por celda da un aumento directo del 100% a cambio de más control requerido para leer / escribir el bit, pero también limita la vida de la celda. Hemos visto la comercialización de memoria hasta cuatro bits por celda y estamos hablando de cinco. Una empresa japonesa ahora está lista para hablar sobre su nueva solución de 7 bits por celda.

Imagen cortesía de Plextor, hasta 4 bits por celda

Cambiar de uno a dos bits por celda simplemente duplica la capacidad, y cambiar a tres bits por celda solo significa un aumento adicional del 50%. A medida que se agregan más bits, el valor de agregar esos bits disminuye, pero el costo del equipo para controlar la lectura y la escritura aumenta exponencialmente. Debe haber un equilibrio intermedio entre la cantidad de bits por celda que tienen sentido económico y el costo de la electrónica de control que debe implementarse para activar esos bits.

  • 1 bit por celda requiere la detección de 2 niveles de voltaje, capacitancia básica
  • 2 bits por celda requieren la detección de 4 niveles de voltaje, + 100% de capacidad
  • 3 bits por celda requieren la detección de 8 niveles de voltaje, + 50% de capacidad
  • 4 bits por celda requieren la detección de 16 niveles de voltaje, + 33% de capacidad
  • 5 bits por celda requieren detección de 32 niveles de voltaje, + 25% de capacidad
  • 6 bits por celda requieren detección de 64 niveles de voltaje, + 20% de capacidad
  • 7 bits por celda requieren detección de 128 niveles de voltaje, + 16.7% de capacidad

Cuantos más bits por celda, menor será la vida útil: la fluctuación de voltaje cuando se almacenan muchos bits solo necesita variar ligeramente para obtener un resultado incorrecto, y la lectura / escritura repetida en una celda de alta capacidad dará como resultado una deriva de voltaje hasta que la celda quede inutilizable. En este momento, el mercado parece estar satisfecho con tres bits por celda (3bpc) para el rendimiento y cuatro bits por celda (4bpc) para la capacidad, con algunos diseños de 2bpc para una mayor durabilidad. Algunos de los grandes proveedores han estado trabajando en almacenamiento de 5 bits, aunque la baja resistencia puede hacer que la tecnología sea adecuada solo para WORM: escriba una vez, muchos lean, que es un acrónimo común de algo como CD de la vieja escuela o DVD no regrabable. .

Floadia Corp., una startup de la Serie C con sede en Japón, emitió un comunicado de prensa esta semana declarando que ha desarrollado una tecnología de memoria que admite siete bits por celda (7bpc). Incluso en la etapa de prototipo, este chip flash de 7 bits tiene un tiempo de retención efectivo de 10 años para los datos a 150 ° C, probablemente en un escenario WORM. La compañía dice que una celda de memoria moderna estándar con este control solo podría almacenar los datos durante unos 100 segundos, por lo que el secreto del diseño radica en un nuevo tipo de celda flash que han desarrollado.

La celda SONOS utiliza un diseño de captura de carga distribuida basado en un diseño de óxido de silicio-nitruro-óxido-silicio, y la compañía señala una película de nitruro de silicio eficaz en el centro donde las cargas quedan atrapadas para una alta retención. En ciclos simples de programación y borrado de voltaje, la empresa presenta más de 100,000 ciclos con una deriva de voltaje muy baja. Las capas de óxido-nitruro-óxido están basadas en SiO2 y Si3N4, considerándose este último de fácil fabricación. Esto permite utilizar una celda SONOS no volátil en NV-SRAM o diseños integrados como microcontroladores.

En realidad, es el último punto, lo que significa que todavía estamos muy lejos de verlo en el flash NAND moderno. Floadia está trabajando actualmente con empresas como Toshiba para implementar la celda SONOS en una variedad de microcontroladores en lugar de grandes implementaciones flash NAND en el nodo de proceso de 40 nm como IP flash integrado con capacidades de computación en memoria. Esos aún no están a 7 bits por celda, por lo que la compañía está promocionando que dos celdas pueden almacenar hasta 8 bits de pesos de red para el aprendizaje automático; si llegamos a 8 bits por celda, entonces quizás sea más preciso. Se vuelve interesante cuando los datos de la celda se guardan durante 10 años, ya que las plataformas integradas utilizan algoritmos con ponderaciones fijas durante la vida útil del producto, con la excepción quizás de la actualización poco frecuente. Incluso con una mayor longevidad, Floadia actualmente no aborda la capacidad de ciclo en 7 bpc.

La actualización del flash NAND moderno de 3 bpc a 6 bpc permitiría un doble aumento en la densidad, pero se necesitarían celdas más grandes, lo que anularía los beneficios. También está el aspecto del rendimiento, si la evolución de> 4bpc alguna vez llegó al consumidor que no fue el objetivo.

Será una tecnología interesante que seguiremos.

Fuente: Comunicado de prensa de Floadia

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir